多核CPU原理

在了解CPU工作原理之前，我们先简单谈谈CPU是如何生产出来的。CPU是在特别纯净的硅材料上制造的。一个CPU芯片包含上百万个精巧的晶体 管。人们在一块指甲盖大小的硅片上，用化学的方法蚀刻或光刻出晶体管。因此，从这个意义上说，CPU正是由晶体管组合而成的。简单而言，晶体管就是微型电 子开关，它们是构建CPU的基石，你可以把一个晶体管当作一个电灯开关，它们有个操作位，分别代表两种状态:ON(开)和OFF(关)。这一开一关就相当 于晶体管的连通与断开，而这两种状态正好与二进制中的基础状态“0”和“1”对应！这样，计算机就具备了处理信息的能力。 

　　但你不要 以为，只有简单的“0”和“1”两种状态的晶体管的原理很简单，其实它们的发展是经过科学家们多年的辛苦研究得来的。在晶体管之前，计算机依靠速度缓慢、 低效率的真空电子管和机械开关来处理信息。后来，科研人员把两个晶体管放置到一个硅晶体中，这样便创作出第一个集成电路，再后来才有了微处理器。 

　 　看到这里，你一定想知道，晶体管是如何利用“0”和“1”这两种电子信号来执行指令和处理数据的呢？其实，所有电子设备都有自己的电路和开关，电子在电 路中流动或断开，完全由开关来控制，如果你将开关设置为OFF，电子将停止流动，如果你再将其设置为ON，电子又会继续流动。晶体管的这种ON与OFF的 切换只由电子信号控制，我们可以将晶体管称之为二进制设备。这样，晶体管的ON状态用“1”来表示，而OFF状态则用“0”来表示，就可以组成最简单的二 进制数。众多晶体管产生的多个“1”与“0”的特殊次序和模式能代表不同的情况，将其定义为字母、数字、颜色和图形。举个例子，十进位中的1在二进位模式 时也是“1”，2在二进位模式时是“10”，3是“11”，4是“100”，5是“101”，6是“110”等等，依此类推，这就组成了计算机工作采用的 二进制语言和数据。成组的晶体管联合起来可以存储数值，也可以进行逻辑运算和数字运算。加上石英时钟的控制，晶体管组就像一部复杂的机器那样同步地执行它 们的功能。 

　　CPU的内部结构 

　　现在我们已经大概知道CPU是负责些什么事情，但是具体由哪些部件负责处理数据和执行程序呢？ 

　　1.算术逻辑单元ALU(Arithmetic Logic Unit) 
　　ALU是运算器的核心。它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。就像刚才提到的，这里就相当于工厂中的生产线，负责运算数据。 

　　2.寄存器组 RS(Register Set或Registers) 
RS 实质上是CPU中暂时存放数据的地方，里面保存着那些等待处理的数据，或已经处理过的数据，CPU访问寄存器所用的时间要比访问内存的时间短。采用寄存 器，可以减少CPU访问内存的次数，从而提高了CPU的工作速度。但因为受到芯片面积和集成度所限，寄存器组的容量不可能很大。寄存器组可分为专用寄存器 和通用寄存器。专用寄存器的作用是固定的，分别寄存相应的数据。而通用寄存器用途广泛并可由程序员规定其用途。通用寄存器的数目因微处理器而异。(图) 



3.控制单元(Control Unit) 
　 　正如工厂的物流分配部门，控制单元是整个CPU的指挥控制中心，由指令寄存器IR(Instruction Register)、指令译码器ID(Instruction Decoder)和操作控制器0C(Operation Controller)三个部件组成，对协调整个电脑有序工作极为重要。它根据用户预先编好的程序，依次从存储器中取出各条指令，放在指令寄存器IR中， 通过指令译码(分析)确定应该进行什么操作，然后通过操作控制器OC，按确定的时序，向相应的部件发出微操作控制信号。操作控制器OC中主要包括节拍脉冲 发生器、控制矩阵、时钟脉冲发生器、复位电路和启停电路等控制逻辑。 

　　4.总线(Bus) 
　　就像工厂中各部位之间的联系 渠道，总线实际上是一组导线，是各种公共信号线的集合，用于作为电脑中所有各组成部分传输信息共同使用的“公路”。直接和CPU相连的总线可称为局部总 线。其中包括: 数据总线DB(Data Bus)、地址总线AB(Address Bus) 、控制总线CB(Control Bus)。其中，数据总线用来传输数据信息；地址总线用于传送CPU发出的地址信息；控制总线用来传送控制信号、时序信号和状态信息等。 
　CPU的工作流程 

　 　由晶体管组成的CPU是作为处理数据和执行程序的核心，其英文全称是:Central Processing Unit，即中央处理器。首先，CPU的内部结构可以分为控制单元，逻辑运算单元和存储单元(包括内部总线及缓冲器)三大部分。CPU的工作原理就像一个 工厂对产品的加工过程:进入工厂的原料(程序指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数 据)后，再存储在仓库(存储单元)中，最后等着拿到市场上去卖(交由应用程序使用)。在这个过程中，我们注意到从控制单元开始，CPU就开始了正式的工 作，中间的过程是通过逻辑运算单元来进行运算处理，交到存储单元代表工作的结束。 

　　数据与指令在CPU中的运行 

　 　刚才已经为大家介绍了CPU的部件及基本原理情况，现在，我们来看看数据是怎样在CPU中运行的。我们知道，数据从输入设备流经内存，等待CPU的处 理，这些将要处理的信息是按字节存储的，也就是以8位二进制数或8比特为1个单元存储，这些信息可以是数据或指令。数据可以是二进制表示的字符、数字或颜 色等等。而指令告诉CPU对数据执行哪些操作，比如完成加法、减法或移位运算。 

　　我们假设在内存中的数据是最简单的原始数据。首先， 指令指针(Instruction Pointer)会通知CPU，将要执行的指令放置在内存中的存储位置。因为内存中的每个存储单元都有编号(称为地址)，可以根据这些地址把数据取出，通 过地址总线送到控制单元中，指令译码器从指令寄存器IR中拿来指令，翻译成CPU可以执行的形式，然后决定完成该指令需要哪些必要的操作，它将告诉算术逻 辑单元(ALU)什么时候计算，告诉指令读取器什么时候获取数值，告诉指令译码器什么时候翻译指令等等。 

　　假如数据被送往算术逻辑单元，数据将会执行指令中规定的算术运算和其他各种运算。当数据处理完毕后，将回到寄存器中，通过不同的指令将数据继续运行或者通过DB总线送到数据缓存器中。 

　 　基本上，CPU就是这样去执行读出数据、处理数据和往内存写数据3项基本工作。但在通常情况下，一条指令可以包含按明确顺序执行的许多操作，CPU的工 作就是执行这些指令，完成一条指令后，CPU的控制单元又将告诉指令读取器从内存中读取下一条指令来执行。这个过程不断快速地重复，快速地执行一条又一条 指令，产生你在显示器上所看到的结果。我们很容易想到，在处理这么多指令和数据的同时，由于数据转移时差和CPU处理时差，肯定会出现混乱处理的情况。为 了保证每个操作准时发生，CPU需要一个时钟，时钟控制着CPU所执行的每一个动作。时钟就像一个节拍器，它不停地发出脉冲，决定CPU的步调和处理时 间，这就是我们所熟悉的CPU的标称速度，也称为主频。主频数值越高，表明CPU的工作速度越快。 

　　如何提高CPU工作效率 

　　既然CPU的主要工作是执行指令和处理数据，那么工作效率将成为CPU的最主要内容，因此，各CPU厂商也尽力使CPU处理数据的速度更快。 

　　根据CPU的内部运算结构，一些制造厂商在CPU内增加了另一个算术逻辑单元(ALU)，或者是另外再设置一个处理非常大和非常小的数据浮点运算单元(Floating Point Unit，FPU)，这样就大大加快了数据运算的速度。 

　 　而在执行效率方面，一些厂商通过流水线方式或以几乎并行工作的方式执行指令的方法来提高指令的执行速度。刚才我们提到，指令的执行需要许多独立的操作， 诸如取指令和译码等。最初CPU在执行下一条指令之前必须全部执行完上一条指令，而现在则由分布式的电路各自执行操作。也就是说，当这部分的电路完成了一 件工作后，第二件工作立即占据了该电路，这样就大大增加了执行方面的效率。 

　　另外，为了让指令与指令之间的连接更加准确，现在的CPU通常会采用多种预测方式来控制指令更高效率地执行。

多核cpu工作原理

双核的优势不是频率，而是对付同时处理多件事情。一个核心理论上同时只能干一件事，比如你同时在后台BT下载，前台一边看电影一边拷贝文件一边联QQ……，这么多程序同时需要CPU来响应，怎么办？靠操作系统！
    window本身就是多线程操作系统（DOS就是单线程系统，dos下2核4核和单核没区别，处理一个任务时必须停下来等待处理结束才能干下一件事），它 可以把每个处理任务划分为多“份”，多个处理任务按顺序排成队列，这样单核心的CPU可以一次处理一“份”，轮流处理每个程序的“份”，这样你感觉就是 CPU同时在干几件事了。但如果CPU不够强劲，同时排队等待处理的东西太多了，你就会感觉系统在等待，有延时，反应慢等等症状。再或者某个程序出现错 误，死机了，很可能造成后面排队的其他任务都在那里干等，造成系统无反应的情况，按热启键都没反应。理论上如果现在有颗6G频率的单核CPU，单论处理性 能应该与1个3G双核近似，甚至更高一些，因为目前双核比单核也就快不到2倍。
    原本计算机一直以单核心的工作频率作为性能的衡量，之所以放弃单核是因为目前的技术水平令单核性能继续提升遇到了瓶颈，4G P4的夭折让依靠频率提升性能的路子走进死胡同，不得已改走多核心路线，以核心数量来弥补处理能力的不足。不过慢慢的这些多核心的频率又开始奔3G去了， 随着45nm的出现，双核上4G应该可以想象，所以一方面每个核心的性能还在发展，另一方面多核心集成的手段双管齐下，这样CPU的性能可以迅速提升，继 续保持摩尔定律。
    多核CPU就是基板上集成有多个单核CPU，早期PD双核需要北桥来控制分配任务，核心之间存在抢二级缓存的情况，后期酷睿自己集成了任务分配系统，再搭 配操作系统就能真正同时开工，2个核心同时处理2“份”任务，速度快了，万一1个核心死机，起码另一个U还可以继续处理关机、关闭软件等任务。较早的操作 系统如XP等需要装双核或多核补丁，能更好发挥性能或更稳定，Vistia下就不需要。
    目前几乎所有的程序在编写时是按单核心CPU写的（多核心程序优化对程序员来说是个噩梦，目前好像还没有合适的编程软件能让程序员轻松编写针对多核心的程 序），因此对多核的利用率不是很高，分配任务时，往往1个核心满负荷，另一个还有空闲（留些空闲也对，要应付随时发生的其它命令）。一般2核心性能也就比 单核心高60~70%甚至更低。
    4核或者将来的8核说白了还是多个核心独自处理各自的“份”，不过人多力量大，速度快，响应时间短，不易死机。当然耗电、协调性都会是个考验。

补充：
    原本有个说法（有阵子我自己就持这观点）：“目前的软件都是为单核心编写的，多核CPU处理起来也没什么优势。”
    经过分析我们可以得知，参与任务分配的主角一是程序自己，二是操作系统，即使如单任务的SuperPI，在双核下成绩也要比同频率的单核快不少，这就是事 实证明。理论分析：单线程程序很傻，不知道有2个CPU在前面等着，所以发出的请求应该也是针对单核心的，但操作系统自动将调用请求分配给了2个CPU， 并在处理结束后将结果合并，所以单核心程序也能享受到多核的“照顾”。尽管操作系统分配的可能不完美，但毕竟比单CPU要快。
    如果程序自己又对多线程处理进行了优化（重新编写），那么就更完美了，可以达到2倍水平，对于这点5楼的朋友已经能举出具体的例子了。非常感谢。
    再推测一下，根据上面的分析，2G双核应该比2G单核快近2倍，那么2G的4核应该比2G的双核快近2倍！如果有4G的双核，那么应该和2G的4核性能近似。